인텔 차세대 CPU 아키텍처 '서니 코브' 공개, IPC와 ISA 모두 개량

sunnycore_4s.jpg
sunnycore_3s.jpg
2018 아키텍처 데이 행사를 개최한 인텔이 차세대 CPU 아키텍처 '서니 코브(Sunny Cove)'를 공개했다.
10nm 공정부터  적용하게 될 서니 코브는 전반적인 CPU 성능에 직결되는 싱글 스레드 성능을 향상시킨 것은 물론 특정 작업에 대한 성능 향상에 도움이 되는 ISA까지 확장한 것이 특징으로 소개됐다. 
14nm 공정의 마지막 아키텍처인 스카이레이크 보다 더 깊고 넓은 구조로 설계 됐으며 이를 위해 연산에 필요한 데이터를 가져다 두는 L1 캐쉬 용량을 1.5배 확장 했고 메모리에서 데이터를 직접 가져오는 L2 캐쉬 용량도 기존 보다 더 큰 용량을 제공하게 설계 됐다.
실제 CPU 내부에서 처리될 명령어을 가져다 두는 uOP 캐쉬와 2차 TLB 크기도 기존 보다 더 크게 만든 것으로 발표됐는데 구체적인 수치는 공개되지 않았다.
연산 작업을 더 효율적으로 빠르게 처리하기 위한 스케줄링 부분도 개선됐다. 기존까지 8개가 전부 였던 실행 포트가 10개로 늘어나면서 더 많은 명령어를 동시에 처리할 수 있게 됐고 이렇게 확장된 포트 중 하나를 Load/Store 유닛 쪽에 할당하면서 Load와 Store 간의 불균형 적인 구조가 1:1로 매칭될 수 있게 됐다. 
ISA 부분은 Int와 FP 양측 모두에서 연산 능력을 개선시키기 위한 변화 외에 암호화나 머신 러닝, 압축 해제 성능을 향상시켜 주는 IFMA와 벡터 AES, SHA, SHA-NI 등이 새롭게 추가된 것으로 발표됐다. 공식 자료에는 빠졌지만 워킹 데모에선 7-Zip 기준 75% 이상 성능 향상을 경험할 수 있다는 내용이 소개되기도 했다.
투입 시기는 2019년 하반기로 발표 됐다.

댓글

이 블로그의 인기 게시물

MS, 인텔 N200 CPU 탑재 '서피스 고 4' 발표.. 가격 76만원부터

iOS 17.4.1 마이너 업데이트, 이르면 이번주 출시되나

DLSS3를 FSR3로 바꿔주는 MOD 등장, RTX 20/30 시리즈에 DLSS + FSR3 조합 실현